



Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Convocatoria de Diciembre (15-12-2021)

APELLIDOS: _____
NOMBRE: _____ DNI Nº: _____ GRUPO: _____


1 (5 puntos).- Un procesador recibe a su entrada 3 dígitos decimales **J**, **K** y **L** expresados en código BCD Natural. A la salida del mismo se debe presentar en un display de siete segmentos de cátodo común la siguiente información:

- Si el mayor de los números recibidos es mayor o igual que 4, en el display se visualizará la parte entera del resultado de dividir por 3 el mayor de los valores recibidos.
- Si el mayor de los números recibidos es menor que 4, en el display se visualizará el resultado de multiplicar por 3 el mayor de los valores recibidos.

Se pide:

- a) Seleccionar el mayor de los valores de entrada mediante el empleo de circuitos MSI. **(1 punto)**
- b) Obtener la parte entera de la división por 3 mediante multiplexores con un máximo de 8 canales de entrada. **(1.5 puntos)**
- c) Obtener el resultado de la multiplicación por 3 usando decodificadores con un máximo de tres líneas de selección y puertas NAND. **(1.5 puntos)**
- d) Realizar el resto del sistema usando los dispositivos MSI y SSI que se consideren necesarios. **(1 punto)**

2 (5 puntos).- Un sistema digital posee dos entradas (**S**, **T**) y una salida **Z**. A través de las entradas se reciben valores binarios de manera continua, sincronizados con la señal de reloj CLK, tal como se muestra en la siguiente figura.



Como se puede apreciar, cuando las entradas **S** y **T** cambian, lo hacen coincidiendo con los flancos de bajada de la señal de reloj, mientras que los valores de las mismas son evaluados durante los flancos de subida. Con esto se consigue que las entradas tengan siempre un valor estable en el momento de ser muestreadas.

El funcionamiento del sistema debe ser el siguiente:

- Mientras la entrada **S** esté inactiva, la salida **Z** permanecerá a nivel bajo y no reproducirá ninguna secuencia.
- Si en el momento de activación de la entrada **S** la entrada **T** se encuentra a nivel bajo, la salida **Z** se activará durante un periodo cada dos periodos de la señal de reloj, mientras la entrada **S** permanezca activa.


- Si en el momento de activación de la entrada S la entrada T se encuentra a nivel alto, la salida se activará durante un periodo cada **tres** periodos de la señal de reloj, mientras la entrada S permanezca activa.

Diseñar una máquina de **MOORE** cuyo funcionamiento se corresponda con el descrito anteriormente mediante el empleo de un REGISTRO y un sistema combinacional, representando:

- a) El diagrama de estados del sistema. **(3.5 puntos)**
- b) La tabla de estados del sistema. **(1 punto)**
- c) El diagrama lógico del sistema, representando el sistema combinacional mediante un bloque. **(0.5 puntos)**

Ejercicio 1

a) Selección del mayor de los valores de entrada.




b) Obtención de la parte entera del resultado de la división por 3 mediante multiplexores.

M ₃	M ₂	M ₁	M ₀	D ₁	D ₀
0	0	0	0	0	0
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	0	1
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	1	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	0	1	1	1
1	0	1	0	X	X
1	0	1	1	X	X
1	1	0	0	X	X
1	1	0	1	X	X
1	1	1	0	X	X
1	1	1	1	X	X


$$D_1 = \sum_4(6, 7, 8, 9) = \sum_\phi(10, 11, 12, 13, 14, 15)$$

		M ₂ M ₁ M ₀							
M ₃		000	001	010	011	100	101	110	111
		0	0	0	0	0	0	1	1
		1	1	X	X	X	X	X	X
		M ₃	M ₃	0	0	0	0	1	1



$$D_0 = \sum_4(3, 4, 5, 9) + \sum_\phi(10, 11, 12, 13, 14, 15)$$

$M_2 M_1 M_0$									
M_3		000	001	010	011	100	101	110	111
		0	1	0	1	1	0	0	0
0	0	0	0	0	1	1	1	0	0
1	0	1	X	X	X	X	X	X	X
		0	M_3	0	1	1	1	0	0



c) Obtención del resultado de la multiplicación por 3 mediante decodificadores y puertas.


M ₃	M ₂	M ₁	M ₀	P ₃	P ₂	P ₁	P ₀
0	0	0	0	0	0	0	0
0	0	0	1	0	0	1	1
0	0	1	0	0	1	1	0
0	0	1	1	1	0	0	1
0	1	0	0	X	X	X	X
0	1	0	1	X	X	X	X
0	1	1	0	X	X	X	X
0	1	1	1	X	X	X	X
1	0	0	0	X	X	X	X
1	0	0	1	X	X	X	X
1	0	1	0	X	X	X	X
1	0	1	1	X	X	X	X
1	1	0	0	X	X	X	X
1	1	0	1	X	X	X	X
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

$$P_3 = \Sigma_4(3) + \Sigma_\phi(4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$


$$P_2 = \Sigma_4(2) + \Sigma_\phi(4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$

$$P_1 = \Sigma_4(1, 2) + \Sigma_\phi(4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$

$$P_0 = \Sigma_4(1, 3) + \Sigma_\phi(4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15)$$




d) Circuito de selección del dato a visualizar.



Ejercicio 2

a) Diagrama de estados del sistema.



b) Tabla de estados del sistema.

q_2	q_1	q_0	S	T	Q_2	Q_1	Q_0	D_2	D_1	D_0	Z
0	0	0	0	X	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0	0	1	0
0	0	0	1	1	0	1	1	0	1	1	0
0	0	1	0	X	0	0	0	0	0	0	0
0	0	1	1	X	0	1	0	0	1	0	0
0	1	0	0	X	0	0	0	0	0	0	1
0	1	0	1	X	0	0	1	0	0	1	1
0	1	1	0	X	0	0	0	0	0	0	0
0	1	1	1	X	1	0	0	1	0	0	0
1	0	0	0	X	0	0	0	0	0	0	0
1	0	0	1	X	1	0	1	1	0	1	0
1	0	1	0	X	0	0	0	0	0	0	1
1	0	1	1	X	0	1	1	0	1	1	1

c) Diagrama lógico del sistema.

